(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2001-144245 (P2001-144245A)

(43)公開日 平成13年5月25日(2001.5.25)

(51) Int.Cl.7		識別記号	FΙ		テーマコード(参考)
H01L	25/00		H01L	25/00	В
	23/12			23/12	В
					L


		審査請求	未請求 請求項の数13 OL (全 9 頁)		
(21)出願番号	特願平11-322828	(71)出願人	000190688 新光電気工業株式会社		
(22)出顧日	平成11年11月12日(1999.11.12)	(72)発明者	長野県長野市大字栗田宇舎利田711番地		
		(74)代理人	100091672 弁理士 岡本 啓三		

(54) 【発明の名称】 半導体パッケージ及びその製造方法並びに半導体装置

(57)【要約】

【課題】 半導体パッケージ及びその製造方法におい て、容量素子等の受動素子を薄膜法等により形成する際 にその成膜を安定に行うための高温のプロセスを適応可 能とし、併せて小型化及び軽量化も図ることを目的とす る。

【解決手段】 耐熱性を有する板材11の上に、少なく とも電極層13,15を有する受動素子12を形成して 構造体10を作製し、これとは別に、受動素子12と半 導体素子2を搭載するための接続端子31,32を有す る樹脂配線板20を作製し、受動素子12の電極層1 3, 15を接続端子31に対応させて構造体10と樹脂 配線板20とを接合する。



【特許請求の範囲】

【請求項1】 半導体素子を搭載するための半導体パッケージであって、

前記半導体素子が搭載される部分に対応した箇所に、該 半導体素子の搭載により占有される面積よりも大きな面 積の開口部を有すると共に、耐熱性を有する枠状の板材 の一方の面に受動素子が形成された構造体と、

前記受動素子を搭載するための第1の電気的接続手段及び前記半導体素子を搭載するための第2の電気的接続手段を同一面側に有する樹脂配線板とを備え、

前記構造体の一方の面側と前記樹脂配線板とが前記第1 の電気的接続手段を介して接合されていることを特徴と する半導体パッケージ。

【請求項2】 前記耐熱性を有する枠状の板材が、金属板により形成されていることを特徴とする請求項1に記載の半導体パッケージ。

【請求項3】 前記構造体と前記樹脂配線板とが、更に 絶縁性の接着剤により接合されていることを特徴とする 請求項1に記載の半導体パッケージ。

【請求項4】 前記第1及び第2の電気的接続手段が、 はんだバンプ、金バンプ又は異方性導電膜であることを 特徴とする請求項1に記載の半導体パッケージ。

【請求項5】 半導体素子を搭載するための半導体パッケージの製造方法であって、

耐熱性を有する板材の一方の面に、薄膜法又は厚膜法に より、少なくとも電極層を有する受動素子を形成する第 1の工程と、

前記受動素子を搭載するための第1の接続端子と前記半 導体素子を搭載するための第2の接続端子を同一面側に 有する樹脂配線板を作製する第2の工程と、

前記板材の上に前記受動素子が形成された構造体と前記 樹脂配線板とを、前記受動素子の電極層が前記第1の接 続端子に対応するようにして接合する第3の工程とを含 むことを特徴とする半導体パッケージの製造方法。

【請求項6】 前記第1の工程において前記受動素子を200℃以上の温度で形成することを特徴とする請求項5に記載の半導体パッケージの製造方法。

【請求項7】 前記第1の工程において、前記耐熱性を有する板材として、前記半導体素子が搭載される部分に対応した箇所に、該半導体素子の搭載により占有される面積よりも大きな面積の開口部を有するように枠状に加工された金属板を用いることを特徴とする請求項5に記載の半導体パッケージの製造方法。

【請求項8】 前記第3の工程において、更に絶縁性の接着剤を用いて前記構造体と前記樹脂配線板とを接合することを特徴とする請求項5に記載の半導体パッケージの製造方法。

【請求項9】 前記第1及び第2の接続端子として、はんだバンプ又は金バンプを形成することを特徴とする請求項5に記載の半導体パッケージの製造方法。

【請求項10】 請求項9に記載の接続端子に代えて、 異方性導電膜を用いて前記第1及び第2の接続端子を形 成することを特徴とする請求項5に記載の半導体パッケ ージの製造方法。

2

【請求項11】 請求項1から4のいずれか一項に記載の半導体パッケージに前記第2の電気的接続手段を介して半導体素子が搭載されていることを特徴とする半導体装置。

【請求項12】 請求項5から10のいずれか一項に記 10 載の半導体パッケージの製造方法によって製造された半 導体パッケージに前記第2の接続端子を介して半導体素 子が搭載されていることを特徴とする半導体装置。

【請求項13】 耐熱性を有する板材の一方の面に受動 素子が形成された構造体と、

前記受動素子を搭載するための第1の電気的接続手段及び半導体素子を搭載するための第2の電気的接続手段を 同一面側に有する樹脂配線板とを備え、

前記半導体素子が前記第2の電気的接続手段を介して前 記樹脂配線板に実装されると共に、前記構造体の一方の 20 面側と前記樹脂配線板とが前記第1の電気的接続手段を 介して接合されていることを特徴とする半導体装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体素子を搭載するのに供されるパッケージ(以下「半導体パッケージ」と称する)及びその製造方法並びに半導体装置に関し、より詳細には、半導体パッケージ内に容量素子等の受動素子を薄膜法等により形成する際にその成膜を安定して行うのに有用な技術に関する。

30 [0002]

【従来の技術】近年、半導体素子(チップ)の高集積化の要求に伴い、これを搭載する半導体パッケージについても配線の微細化及び高密度化が要求され、さらに小型化及び軽量化が要求されている。そこで、近年実用化が進んできたのが、ビルドアップ法を用いた多層配線基板である。かかる多層配線基板を用いた半導体パッケージでは、集積度等が進展した半導体素子でも搭載することが可能である。

【0003】しかしその反面、かかる多層配線基板では 40 配線パターンが高密度に (つまり互いに近接して) 形成 されているため、配線間でクロストークノイズが生じた り、また電源ライン等の電位が変動したりするなどの問題が生じる。特に、高速のスイッチング動作が要求され る高周波用の半導体素子を搭載するパッケージでは、周波数の上昇に伴いクロストークノイズが発生し易くな り、またスイッチング素子が高速にオン/オフすることでスイッチングノイズが発生し、これによって電源ライン等の電位が変動し易くなる。

【0004】そこで、このようなノイズや電源電位の変) 動等を抑制するために、従来より、チップ・キャパシタ 等の容量素子を半導体素子の近傍に配設して信号ラインや電源ライン等を「デカップリング」することが行われている。このとき、その容量素子と半導体素子との間が距離的に離れていると、両者間を接続する配線のインダクタンスが大きくなるため、容量素子によるデカップリング効果を十分に発揮できないという問題が生じる。従って、インダクタンスを出来るだけ小さくするために、容量素子は半導体素子に出来るだけ近くに配置することが望ましい。

【0005】また、容量素子としてチップ・キャパシタ をパッケージ上に搭載すると、パッケージ全体が大型化 し、また重くなるおそれもある。これは、最近の半導体 パッケージの小型化及び軽量化の要求に応えることを困 難にするものである。そこで、本発明者は、このような 不都合に対処するための技術を以前に提案した(特願平 11-242071号)。ここに記載された技術では、 従来のようにチップ・キャパシタを多層配線基板(パッ ケージ)上に設ける代わりに、同等の容量素子を多層配 線基板の内部に、しかも多層配線基板の半導体素子搭載 面の樹脂層の直下の領域に形成している。この構造によ り、チップ・キャパシタを付設した従来の多層配線基板 に比べて、容量素子と半導体素子の間の配線距離を短く することができ、また、容量素子が配線基板に内装され ているのでパッケージ全体として小型化及び軽量化を図 ることができる。

[0006]

【発明が解決しようとする課題】上述したように、本発明者が提案した先行技術は、容量素子と半導体素子の近接により十分なデカップリング効果を奏し、また容量素子の内装によりパッケージの小型化及び軽量化に寄与するという利点を有しているが、その反面、不利な点も有している。

【0007】すなわち、この先行技術では配線基板の内部に容量素子を形成しており、この容量素子の誘電体層を含めて絶縁層を構成する材料として耐熱性に劣る有機樹脂を用いているため、成膜が可能な範囲内でプロセス温度を出来るだけ低くする必要がある。この先行技術では、プロセス温度を200℃以下としている。一般的に、薄膜法(例えばスパッタリング、CVD等)や厚膜法(例えばスクリーン印刷による樹脂ペースト又は導電材ペーストの塗布)により、容量素子の誘電体層や電極層等を配線基板内又は表面に直接形成する場合、その成膜を安定して行うためには、概ね200℃以上の高温のプロセスを必要とする。

【0008】しかしながら、このような高温のプロセスを上述した先行技術に記載されるような配線基板(樹脂配線板)に適応することは、当該基板に用いられる有機樹脂の耐熱性の点から極めて困難である。以上、受動素子として容量素子を形成した場合の課題について説明したが、同様の課題は、容量素子以外の他の受動素子を形

成した場合にも起こり得る。例えば抵抗素子の場合、容量素子と同様に、パッケージ上での配設位置によっては本来の機能(この場合、抵抗体としての効果)を十分に発揮できない場合がある。また、その抵抗素子の抵抗体層として耐熱性に劣る有機樹脂を用いた場合、上記と同様、成膜を安定に行うための高温のプロセスを適応でき

【0009】本発明は、上述した従来技術における課題に鑑み創作されたもので、容量素子等の受動素子を薄膜 10 法等により形成する際にその成膜を安定に行うための高温のプロセスを適応可能とし、併せて小型化及び軽量化も図ることができる半導体パッケージ及びその製造方法並びに半導体装置を提供することを目的とする。

[0010]

20

ない。

【課題を解決するための手段】上述した従来技術の課題を解決するため、本発明では、半導体パッケージの分野において一般に用いられている技術を有効に利用している。すなわち、集積回路の高密度化による回路動作時の発熱量の増大は信頼性の低下につながるため、耐熱性に劣る樹脂配線板を用いた半導体パッケージでは、高伝熱性を有する金属板等を放熱板(ヒートスプレッダ又はヒートシンク)としてパッケージの表面又はその一部に接合し、パッケージ内部で生じる熱を有効に放散させている。

【0011】また、パッケージの小型化や薄型化の動向に伴い、その配線板も薄くなり強度的に弱くなるため、これを補強するための金属板等を補強板(スティフナ)としてパッケージの表面又はその一部に取り付けることも行われている。本発明は、このように半導体パッケージの分野では通常に用いられている放熱板や補強板等を積極的に活用して従来の課題を解決するものである。

【0012】従って、本発明の一形態によれば、半導体素子を搭載するための半導体パッケージであって、前記半導体素子が搭載される部分に対応した箇所に、該半導体素子の搭載により占有される面積よりも大きな面積の開口部を有すると共に、耐熱性を有する枠状の板材の一方の面に受動素子が形成された構造体と、前記受動素子を搭載するための第1の電気的接続手段及び前記半導体素子を搭載するための第2の電気的接続手段を同一面側に有する樹脂配線板とを備え、前記構造体の一方の面側と前記樹脂配線板とが前記第1の電気的接続手段を介して接合されていることを特徴とする半導体パッケージが提供される。

【0013】また、本発明の他の形態によれば、半導体素子を搭載するための半導体パッケージの製造方法であって、耐熱性を有する板材の一方の面に、薄膜法又は厚膜法により、少なくとも電極層を有する受動素子を形成する第1の工程と、前記受動素子を搭載するための第1の接続端子と前記半導体素子を搭載するための第2の接続端子を同一面側に有する樹脂配線板を作製する第2の

10

5

工程と、前記板材の上に前記受動素子が形成された構造体と前記樹脂配線板とを、前記受動素子の電極層が前記第1の接続端子に対応するようにして接合する第3の工程とを含むことを特徴とする半導体パッケージの製造方法が提供される。

【0014】本発明に係る半導体パッケージ及びその製造方法によれば、容量素子等の受動素子を、従来のように耐熱性に劣る樹脂配線板の表面又は内部に設けるのではなく、放熱板や補強板として用いることができる耐熱性を有する板材の上に形成している。従って、受動素子として例えば容量素子を形成する場合、この容量素子の誘電体層や電極層の形成に際してその成膜温度を高くしても、耐熱性を有する板材に熱的な影響が及ぼされることはなく、また、容量素子を形成する工程とは別工程で作製される耐熱性に劣る樹脂配線板にも何ら熱的な影響が及ぼされることはない。

【0015】つまり、容量素子等の受動素子を薄膜法や厚膜法により形成する際に比較的高温(200℃以上)のプロセスを適応することができ、これによって成膜を安定に且つ緻密に行うことが可能となる。また、薄膜法等により受動素子をパッケージ内の放熱板/補強板として用いられる板材の上に形成しているので、パッケージ全体として小型化及び軽量化を図ることができる。

【0016】さらに、本発明の他の形態によれば、上述した半導体パッケージに第2の電気的接続手段又は第2の接続端子を介して半導体素子が搭載されていることを特徴とする半導体装置が提供される。また、別の形態として、耐熱性を有する板材の一方の面に受動素子が形成された構造体と、前記受動素子を搭載するための第1の電気的接続手段及び半導体素子を搭載するための第2の電気的接続手段を同一面側に有する樹脂配線板とを備え、前記半導体素子が前記第2の電気的接続手段を介して前記樹脂配線板に実装されると共に、前記構造体の一方の面側と前記樹脂配線板とが前記第1の電気的接続手段を介して接合されていることを特徴とする半導体装置が提供される。

[0017]

【発明の実施の形態】図1は本発明の一実施形態に係る半導体パッケージの断面的な構成を示したものである。図1において、1は半導体パッケージ、2は半導体パッケージ1に搭載される半導体素子(チップ)を示す。半導体パッケージ1は、基本的に、耐熱性を有する板材の上に受動素子(本実施形態では容量素子)が形成された構造体10と、受動素子及び半導体チップ2を搭載するための接続端子(電気的接続手段)及び本パッケージ1をマザーボード等の他のプリント配線基板に搭載するための接続端子(電気的接続手段)が接合される各端子形成部分を有する樹脂配線板(多層配線基板)20とによって構成されている。

【0018】構造体10において、11は枠状に加工さ

れた補強板(スティフナ)として供される金属板、12 は金属板11上に形成された容量素子を示し、この容量 素子12は、一方の電極を構成するグランド用の配線パ ターンを含む導体層13と、所要の誘電率を有する誘電 体層14と、他方の電極を構成する電源用の配線パター ンを含む導体層15とによって構成されている。容量素 子12は、従来技術の課題に関連して説明したように、 配線間のクロストークノイズや電源電位の変動等を抑制 するために設けられる。

6

【0019】一方、樹脂配線板(多層配線基板)20に おいて、21は配線基板のベースとなるコア基板、22 はコア基板21の両面にパターニングにより形成された 配線パターン等を含む導体層、23はコア基板21に形 成されたスルーホールに充填された樹脂(絶縁体)、2 4は配線基板の2層目のビルドアップ層を構成する樹脂 層(絶縁層)、25は樹脂層24に形成されたピアホー ル、26はビアホール25の内壁を含めて樹脂層24の 上にパターニングにより形成された配線パターン等を含 む導体層、27は配線基板の3層目のビルドアップ層を 構成する樹脂層(絶縁層)、28は樹脂層27に形成さ れたビアホール、29はビアホール28の内壁を含めて 樹脂層27の上にパターニングにより形成されたパッド 等を含む導体層、30は導体層29のパッドの部分を除 いて樹脂層27及び導体層29を覆うように形成された 保護膜としてのソルダレジスト層、31、32及び33 はそれぞれ接続端子として用いられるはんだバンプを示

【0020】上側の導体層29から露出するパッドは、容量素子12及び半導体チップ2を搭載する際にそれぞ30 れはんだバンプ31及び32が接合される端子形成部分として用いられ、一方、下側の導体層29から露出するパッドは、本パッケージ1をマザーボード等に実装する際に同様にはんだバンプ33が接合される端子形成部分として用いられる。

【0021】また、34は絶縁性の接着剤を示し、後述するように容量素子12が形成された金属板(補強板)11と樹脂配線板20との機械的な接合強度を高めるためのものである。なお、導体層13,15,22,26,29の材料としてはCuが用いられ、誘電体層14の材料としては、例えばペロブスカイト型構造のセラミックが好適に用いられる。具体例としては、BaTiO3、PZT、SrTiO3等を挙げることができる。また、絶縁体23及び絶縁層24,27を構成する樹脂としては、例えば熱硬化型のポリイミド樹脂、エポキシ樹脂、ポリフェニレンエーテル(PPE)樹脂等が用いられる。

【0022】本実施形態に係る半導体パッケージ1は、 後述の製造プロセスに関連して説明するように、薄膜法 や厚膜法により容量素子12をパッケージ1内に形成す 50 る際に、その容量素子12を、耐熱性に劣る樹脂配線板 20側に設けるのではなく、耐熱性を有する金属板(補 強板)11側に設けたことを特徴としている。以下、本 実施形態の半導体パッケージ1について、その製造工程 を順に示す図2~図4を参照しながら説明する。

【0023】本実施形態に係る製造方法は、基本的には、金属板(補強板)11上に容量素子12を形成して構造体10を作製する工程(図2(a)~図2(d))と、容量素子12を半導体チップ2と共に搭載するための樹脂配線板(多層配線基板)20を作製する工程(図3(a)~図3(c))と、この樹脂配線板20に構造体10を接合して半導体パッケージ1を完成する工程(図4)の3つからなっている。

【0024】最初の工程では(図2(a)参照)、半導体パッケージ1の大きさに対応した補強板として供される金属板11、例えば銅(Cu)板を用意し、図示のように枠状に加工する。すなわち、後の段階で半導体チップ2を搭載した時に該半導体チップが占有する部分に対応した箇所を開口しておく(開口部Q)。金属板11の材料としては、Cu以外に、アルミニウム(A1)、Cu合金、A1合金、ステンレス(SUS)鋼、クラッド金属等を用いることができる。また、金属板11に代えて、アルミナ等のセラミックを用いることも可能である。但し、後述するように補強/放熱効果をより高められるという点で、セラミックよりも金属板の方が好適である。

【0025】次の工程では(図2(b)参照)、金属板11の上に、この金属板11を給電層としてCuの電解めっきによりCu薄膜を形成し、更にCu薄膜をエッチングによりパターニングし、容量素子12の一方の電極を構成するグランド用の配線パターンを含むCuの導体層13を形成する。導体層13の配線パターンの一部である電極は、後述するようにはんだバンプ31を介して多層配線基板20上の対応するパッド(端子形成部分)に接続される。

【0026】次の工程では(図2(c)参照)、導体層 13の上に、スパッタリングにより例えば20以上の高 誘電率を有する誘電体薄膜を形成し、更に誘電体薄膜を エッチングによりパターニングして誘電体層14を形成 する。この誘電体薄膜(誘電体層14)の材料として は、 $BaTiO_3$ 、PZT、 $SrTiO_3$ 等が好適に用いられる。

【0027】このとき、基板である金属板(例えばCu板)11は500℃以上にも十分に耐え得るので、緻密で且つ安定した成膜が可能な高温(200℃以上)での処理を行うことができる。次の工程では(図2(d)参照)、誘電体層14の上に、スパッタリングによりCu薄膜を形成し、更にCu薄膜をエッチングによりパターニングし、容量素子12の他方の電極を構成する電源用の配線パターンを含むCuの導体層15を形成する。同様に、導体層15の配線パターンの一部である電極は、

後述するようにはんだバンプ31を介して多層配線基板20上の対応するパッド(端子形成部分)に接続される。

8

【0028】このようにして、金属板11上に容量素子 12が形成された構造体10が得られる。次の工程では (図3 (a)参照)、先ず配線基板のベースとなるコア 基板21として、例えばガラス布基材銅張積層板(ガラ ス布を基材とし、エポキシ樹脂、BT樹脂、PPE樹脂 等を含浸させ、銅箔と積層し接着した板) を用意し、レ 10 ーザ又はドリル加工による穴明け処理によりコア基板2 1の所要箇所にスルーホールを形成する。なお、レーザ としてはYAGレーザ、CO2 レーザ等が用いられる。 【0029】次に、スルーホール内も含めてコア基板2 1の両面にCuの無電解めっきによりCu薄膜を形成 し、次いでCu薄膜からの給電によるCuの電解めっき によりCu層を形成する。更に、このCu層をエッチン グによりパターニングし、1層目の配線パターン等を含 むCuの導体層22を形成する。この後、スルーホール 内に樹脂23を充填する。

20 【0030】次の工程では(図3(b)参照)、周知の ビルドアップ法により、絶縁層の形成、絶縁層における ビア・ホールの形成、及び、ビア・ホールの内部を含め た導体層(パターン化された配線、パッド等)の形成を 順次繰り返して各ビルドアップ層を積層する。具体的に は、導体層22及び樹脂23を含めてコア基板21の両 面に樹脂フィルムを積層して樹脂層(絶縁層)24を形 成し、次いで、レーザによる穴明け処理により樹脂層2 4にビアホール25を形成する。

【0031】次に、ビアホール25の内壁を含めて樹脂 30 層24の上にCuの無電解めっきによりCu薄膜を形成し、次いで、Cu薄膜からの給電によるCuの電解めっきによりCu層を形成する。更に、このCu層をエッチングによりパターニングし、2層目の配線パターン等を含むCuの導体層26を形成する。この2層目の導体層26は、ビアホール25の内壁に形成されたCu層を介して1層目の導体層22に接続される。

【0032】以降同様にして、3層目の樹脂層(絶縁層)27,ビアホール28及びCuの導体層29を形成する。次の工程では(図3(c)参照)、3層目の導体40層29のパッドの部分(端子形成部分)を除いて樹脂層27及び導体層29を覆うようにソルダレジスト層30を形成する。具体的な方法としては、例えば、樹脂層27及び導体層29の全面に感光性のソルダレジスト層を形成し、更にパッドの形状に従うように露光及び現像(ソルダレジスト層のパターニング)を行い、当該パッドの領域に対応する部分のソルダレジスト層に開口部を形成する。これによって、当該パッドが露出し、他の部分がソルダレジスト層30によって覆われたことになる。

0 【0033】この後、ソルダレジスト層30から露出し

た導体層29の各パッド上に、容量素子搭載用、半導体 チップ搭載用及びマザーボードへの実装用の接続端子と して用いられるはんだバンプ31、32及び33をリフ ローにより接着する。このようにして、搭載用/実装用 の各接続端子が表面に形成された樹脂配線板20が得ら れる。

【0034】最後の工程では(図4参照)、図2(a) ~図2(d)の工程で作製した構造体10(容量素子1 2が形成された金属板11)を、図3(a)~図3 (c) の工程で作製した樹脂配線板20に接合する。こ れは、電気的な接合と機械的な接合の両面で行う。先 ず、破線の矢印で示すように、容量素子12の各電極 (導体層13,15の各配線パターンの一部)を樹脂配 線板20上のはんだバンプ31に接触させて、リフロー により接着することで電気的な接続を確保する。その一 方で、機械的な接合強度を保つために、絶縁性の接着剤 34 (図1参照)を用いて金属板11 (構造体10)全 体を樹脂配線板20に接合する。

【0035】以上の工程により、本実施形態の半導体パ ッケージ1を得ることができる。本実施形態の半導体パ ッケージ1に半導体チップ2を搭載する際には、両者間 の接続は、図1に示すように樹脂配線板20上の対応す るはんだバンプ32に半導体チップ2の電極(図示せ ず)を接触させ、リフローにより接着することで行われ る。同様に、本実施形態の半導体パッケージ1をマザー ボード等に搭載する際にも、はんだバンプ33を介して 行う。すなわち、半導体パッケージ1の下側の面に形成 されたソルダレジスト層30から露出したはんだバンプ 33をマザーボード上の対応する電極パッド上にリフロ ーにより接着することで、両者間の接続が行われる。

【0036】以上説明したように、本実施形態に係る半 導体パッケージ1及びその製造方法によれば、容量素子 12をパッケージ1内に形成する際に、耐熱性に劣る樹 脂配線板20側に設けるのではなく、耐熱性を有する金 属板(補強板)11の上に形成している。従って、容量 素子12の誘電体層14や電極層13,15の形成に際 してその成膜温度を高くしても、金属板(補強板)11 に熱的な影響が及ぼされることはなく、また、容量素子 12を形成する工程とは別工程で作製される樹脂配線板 20にも何ら熱的な影響が及ぼされることはない。

【0037】つまり、容量素子12を形成する際に比較 的高温(200℃以上)のプロセスを適応することがで き、その結果、緻密で且つ安定した膜形成を行うことが 可能となる。なお、容量素子12の形成は、薄膜法又は 厚膜法により行われる。薄膜法としては、例えばスパッ タリング、CVD等が用いられる。一方、厚膜法として は、樹脂ペースト(例えば樹脂ペースト中にBaTiO 3 等のセラミック粉末を含有させたもの) や導電材ペー スト(例えば樹脂ペースト中にCuやAgの粉末を含有 させたもの)が用いられる。具体的には、樹脂ペースト や導電材ペーストを塗布し、これらペーストを硬化させ ることで、容量素子12の誘電体層14や電極層13. 15が形成される。

10

【0038】また、容量素子12は半導体パッケージ1 内の金属板(補強板)11の上に形成されている(つま りパッケージ1に内装されている)ので、パッケージ1 全体として小型化及び軽量化を図ることができる。さら に、半導体パッケージ1の補強板として設けた金属板1 1は、熱伝導性が高いので、放熱板としての役割も担う 10 ことができる。

【0039】本実施形態では、この金属板11を枠状に 形成して(図2(a)参照)半導体チップ2の周囲を取 り囲むように構成した場合について説明したが、金属板 11の形態はこれに限定されないことはもちろんであ る。例えば、枠状の形態に代えて、半導体チップ2を覆 い隠すような矩形状の形態としてもよい。その一例は図 5に示される。

【0040】図5の例示では、半導体チップ2が収容さ れる位置に対応する部分にキャビティを有するように金 属板40を加工し、この金属板40に補強効果と放熱効 果を持たせている。なお、図示のように一体的に金属板 40を加工する代わりに、図1の実施形態に示す枠状の 金属板11の上に、半導体チップ搭載面側を覆うように して更に矩形状の金属板を設けてもよい。

【0041】図5に示す実施形態では、半導体パッケー ジ1 a の半導体チップ搭載面側を覆うように補強用/放 熱用の金属板40が設けられる構造であるため、図1に 示す実施形態の場合とは異なり、半導体チップ2を樹脂 配線板20に実装した後、構造体10a(容量素子12 30 が形成された金属板40)と樹脂配線板20の接合が行 われる。その意味で、図5の実施形態は、半導体チップ 2が容量素子12と共に搭載された状態のパッケージ、 すなわち「半導体装置」を示している。なお、構造体1 0 aを樹脂配線板20に接合する際には、図示のように 絶縁性の接着剤41を用いて金属板40と半導体チップ 2の間も接合する。

【0042】本実施形態によれば、図1に示す実施形態 との対比から明らかなように、金属板40のサイズ及び その表面積が相対的に大きくなっているので、補強効果 40 と共に放熱効果をより一層高めることが可能となる。ま た、上述した各実施形態のパッケージ(図1,図5参 照)では、樹脂配線板20に容量素子12及び半導体チ ップ2を電気的に接続するための手段としてはんだバン プ31、32を用いた場合について説明したが、かかる 電気的接続手段の形態はこれに限定されないことはもち ろんである。例えば、金(Au)バンプや異方性導電膜 (ACF) 等を用いてもよい。

【0043】これは、マザーボード搭載側にも同様に適 用され得る。すなわち、各実施形態のパッケージ1,1 50 aをマザーボードに電気的に接続するための手段とし

て、はんだバンプ33に代えて、AuバンプやACF等を用いることも可能である。また、上述した各実施形態では、補強用/放熱用の金属板11,40に受動素子として容量素子12を形成した場合について説明したが、受動素子の形態はこれに限定されないことはもちろんである。例えば、抵抗素子を形成してもよく、この場合には、誘電体層14に代えて、所要の抵抗率を有する抵抗体層が適宜形成される。

【0044】なお、電気的に絶縁する必要のある複数の容量素子や抵抗素子を形成する場合には、図2(b)の 10工程の前に、金属板11の表面に酸化膜等の絶縁膜を形成しておく必要がある。また、上述した各実施形態では、補強用/放熱用の金属板11,40の上に容量素子12の一方の電極を構成する導体層13を形成しているが、この導体層13を形成せずに、金属板11に導体層13の役割を兼用させてもよい。

【0045】さらに、上述した各実施形態では、当該パ ッケージ1,1 aをマザーボード等に搭載するための接 **続端子としてはんだバンプ33を用いた場合について説** 明したが、接続端子の形態はこれに限定されず、例えば ピンの形態とすることも可能である。かかるピンを半導 体パッケージの接続端子として用いる場合、ピンの接合 は以下のように行われる。例えば図3(c)の工程を参 照すると、樹脂配線板20の下側の面においてパッドの 領域に対応する部分のソルダレジスト層30に開口部を 形成した後、この開口部において露出したパッド上に適 量のはんだペーストを載せ、その上に、例えば径大の頭 部を有するT字状のピンの頭部を配置し、更にリフロー によりはんだペーストを固め、ピンを接合する。この 後、半導体パッケージをマザーボードに搭載する際に も、同様にして、マザーボード上の対応する電極パッド 上に適量のはんだペーストを載せ、その上にT字状のピ ンの脚部を当ててリフローによりはんだペーストを固め る。

【0046】なお、上述した各実施形態では半導体チップ2の接続端子としてのはんだバンプ32が露出している状態の構成が図示されているが、かかるはんだバンプの周囲の部分に、当該技術分野では通常に用いられているアンダーフィル材を適宜充填してもよいことはもちろ

んである。

[0047]

【発明の効果】以上説明したように本発明によれば、容量素子等の受動素子を薄膜法等により形成するに際してその成膜を安定に行うための高温のプロセスを適応することができ、これによって緻密で且つ安定した膜形成を行うことが可能となる。また、受動素子は半導体パッケージに内装されているので、小型化及び軽量化を図ることもできる。

12

10 【図面の簡単な説明】

【図1】本発明の一実施形態に係る半導体パッケージの 構成を示す断面図である。

【図2】図1の半導体パッケージの製造工程を示す断面図(一部は斜視図)である。

【図3】図2の製造工程に続く製造工程を示す断面図である。

【図4】図3の製造工程に続く製造工程を示す断面図である。

【図5】本発明の他の実施形態に係る半導体パッケージ 20 の構成を示す断面図である。

【符号の説明】

1, 1 a…半導体パッケージ

2…半導体素子 (チップ)

10,10a…構造体(容量素子が形成された金属板)

11,40…金属板(補強板/放熱板)

12…容量素子

13,15…導体層(電極、配線パターン)

14…誘電体層

20…樹脂配線板(多層配線基板)

30 21…コア基板

22, 26, 29…導体層(配線パターン、パッド)

23…スルーホールに充填された樹脂(絶縁体)


24, 27…樹脂層 (絶縁層)

25, 28…ビアホール


30…ソルダレジスト層(保護膜)

31,32,33…はんだバンプ(接続端子/電気的接 続手段)

34,41…絶縁性の接着剤



【図4】



[図5]

